| english | Startseite | Lebenslauf | Schwimmen | mail |

Publikationen (Fraunhofer Publica)

Konferenzen

VHDL

Pseudo Dual-Edge Flipflop: In Ausnahmefällen kann es sinnvoll sein, beide Taktflanken zu nutzen. Dann ist ein Zweiflanken-Flipflop nötig. | Paper | LaTeX | VHDL |

Transfer-Gate: Für die Simulationen von Transfer-Gates muss das Signal in beide Richtungen getrieben werden. Dazu sind kurz die Treiber hochohmig zu schalten, bis an den Eingängen die Signale stabil anliegen. Problematisch die die Signalpropagation über mehrere Transfer-Gates in Reihe. Eine Lösung ist das Warten für mehrere Delta-Delay-Zyklen. | Transfer-Gate | Testbench |

Studium

Studienarbeit:FPGA-Implementierung der Quantisierung und Codierung des JPEG-Kompressionsalgorithmus| Studienarbeit | Verteidigung |

Diplom:Untersuchung und Entwicklung von Konzepten für eigensichere Sensorsysteme| Diplom | Verteidigung |

Dissertation:Softwaremethoden zur Senkung der Verlustenergie in Microcontrollersystemen| Dissertation | Verteidigung | veröffentlicht in: Fortschritt-Berichte VDI, Reihe 21: Elektrotechnik, 380, ISBN: 978-3-18-338021-3